HP ProLiant BL680c G7 Server-Blade - Handbuch (Seite 55)

DIMM-Paar 12B/16B, DIMM-Paar 2C/7C, DIMM-Paar 10D/14D, DIMM-Paar 3E/6E, DIMM-Paar
11F/15F und DIMM-Paar 1G/8G.
● Wenn verschiedenreihige DIMMs in einem Prozessor miteinander vermischt werden, dann müssen
DIMMs mit der höchsten Anzahl von Reihen an den weißen DIMM-Anschlusspositionen installiert
werden. Dadurch wird eine korrekte elektrische Signalisierung auf dem DDR3-Kanal gewährleistet.
DIMMs mit höherer Reihenanzahl stellen eine größere elektrische Last auf dem DDR3-Kanal dar
und müssen am Endpunkt des Kanals bestückt werden.
ACHTUNG: Werden diese Richtlinien nicht beachtet, kann dies zu nicht erkanntem Speicher,
Speicherfehlern oder reduzierter Speicherleistung führen.
Beispiele:
◦ Besteht die Konfiguration aus vier achtreihigen 8-GB-DIMMs und aus acht zweireihigen 8-GB-
DIMMs und wird sie als Einzelprozessor-Konfiguration installiert, dann müssen die
vierreihigen DIMMs in den weißen DIMM-Anschlüssen 4A/5A, 12B/16B, 2C/7C und 10D/14D
installiert werden. Die zweireihigen DIMMs müssen in den schwarzen DIMM-Anschlüssen 3E/
6E, 11F/15F, 1G/8G und 9H/13H installiert werden. Abbildungen der Verbindungen zwischen
Prozessor, Speichercontrollern und DIMMs finden Sie unter „Architektur des
Speichersubsystems“ (siehe
„Architektur des Speichersubsystems“ auf Seite 48 ).
◦ Besteht die Konfiguration aus sechs vierreihigen 8-GB-DIMMs und zehn zweireihigen 8-GB-
DIMMs in einer Einzelprozessor-Konfiguration, können sich die vierreihigen DIMMs in einem
beliebigen der entsprechenden weißen DIMM-Anschlüsse (4A/5A, 12B/16B, 2C/7C und 10D/
14D) befinden, solange sie am Endpunkt des DDR3-Kanals installiert werden.
Für die AMP-Modi „Advanced ECC“, „DDDC“, „HP Memory Quarantine“, „Online
Spare“ (Ersatzspeicher) und „Mirrored Memory“ (Gespiegelter Speicher) gelten zusätzlich zu den hier
angeführten Punkten weitere Anforderungen. Zusätzliche Anforderungen zur Speicherkonfiguration
können Sie den betreffenden AMP-Abschnitten entnehmen:
● Richtlinien zur Advanced ECC-Speicherbestückung (siehe „Richtlinien zur Advanced ECC-
Speicherbestückung“ auf Seite 54 )
● Double Device Data Correction (siehe „Double Device Data Correction“ auf Seite 55 )
● HP Memory Quarantine (siehe „HP Memory Quarantine“ auf Seite 55 )
● Richtlinien zur Online Spare-Speicherbestückung (siehe „Richtlinien zur Online-Spare-
Speicherbestückung“ auf Seite 55 )
● Richtlinien zur Mirrored Memory-Speicherbestückung (siehe „Richtlinien zur Bestückung im
Mirrored Memory-Modus“ auf Seite 56 )
Architektur des Speichersubsystems
Die Speicherarchitektur der Prozessoren der Intel® Xeon® E7-Produktfamilie und der 7500-Serie
nutzen entwurfsgemäß mehrere Etappen der Speicherüberlappung, um die Wartezeit zu verringern und
die Bandbreite zu erhöhen.
Jeder Prozessor der Intel® Xeon® E7-Produktfamilie und der 7500-Serie besitzt zwei
Speichercontroller, wie in der Abbildung unten ersichtlich. Jeder Speichercontroller verfügt über zwei
SMI-Busse, die im Lockstep-Modus arbeiten. Jeder SMI-Bus stellt wie in der Abbildung unten gezeigt
eine Verbindung zu einem SMB oder Pufferspeicher her. Der Puffer wandelt SMI in DDR3 um und
erweitert die Speicherkapazität des Systems. Jeder Zwischenspeicher besitzt zwei DDR3-Kanäle und
kann bis zu vier DIMMs und damit insgesamt 16 DIMMs pro Prozessor oder 64 DIMMs pro HP ProLiant
BL680c G7 Server Blade unterstützen, sofern beide Prozessoren installiert sind.
48 Kapitel 4 Installation der Hardwareoptionen DEWW